買い物かごへ

ディジタル論理回路・機能入門
―Verilog HDL SILOSによるシステム・回路の検証―

定価(税込)  3,190円

著者
サイズ A5判
ページ数 260頁
ISBNコード 978-4-526-05904-9
コード C3054
発行月 2007年07月
ジャンル 電気・電子

内容

本書はディジタル回路、ディジタル論理機能を学ぶ学生のための入門書。「ディジタルの基礎」「論理回路の基礎」から説き起こし、さらにシミュレーションで機能検証することで、最新技術にも対応できるものとしている。Verilog HDL SILOSに対応している。

鈴木八十二  著者プロフィール

鈴木 八十二(すずき・やそじ)
 1967年3月、東海大学・工学部・電気工学科・通信工学専攻卒業、
 同 年4月、東京芝浦電気株式会社(現、(株)東芝)に入社、機器事業部配属、
 1971年7月、同社、電子事業部(現、(株)東芝・セミコンダクタ社)へ転勤、電卓、時計、汎用ロジック、メモリ、マイコン、車載用LSI、ゲートアレイ、オーディオ/テレビ用LSIなどの開発に従事。また、TAB(Tape Automated Bonding)の開発量産化などに注力。
 1973年2月、米国・フィラデルフィアにて開催された国際固体回路会議(ISSCC)でC2MOS回路を用いた世界最初の電卓用C2MOS─LSI開発を発表。
 1977年10月、関東地方発明表彰発明奨励賞を受賞、
 1979年6月、全国発明表彰発明賞を受賞、
 1982年3月、「クロックドCMOS(C2MOS)─LSIに関する研究」にて工学博士。
 1990年10月、同社、電子事業本部へ転勤。液晶担当副技師長として液晶ディスプレイ製品の開発と量産など。
 1991年7月、NHK総合テレビ「電子立国・日本の自叙伝、第4部 電卓戦争」出演、
 1995年3月、同社を退職。
 1995年4月、東海大学・工学部・通信工学科の教授に就任。
 2001年4月、東海大学・電子情報学部・エレクトロニクス学科、教授。
 2006年4月、東海大学・情報理工学部・情報通信電子工学科、教授。
 2008年4月、東海大学・情報通信学部・通信ネットワーク工学科、教授(予定)。

目次

まえがき

第1章 ディジタルとは?
  1. 1 アナログとディジタル
  1. 2 ディジタルの数え方
   1. 2. 1 数え方
   1. 2. 2 q進数の表現法
    (1)10進数(decimal number)の表現
    (2)2進数(binary number)の表現
    (3)8進数(octal number)の表現
    (4)16進数(hexadecimal number)の表現
   1. 2. 3 基数(底)の変換
    (1)整数の10進数をq進数に変換する法
    (2)小数点以下の10進数をq進数に変換する法
    (3)q進数を10進数に変換する法
    (4)小数点以下のq進数を10進数に変換する法
   1. 2. 4 補 数
    (1)1の補数(one’s complement)
    (2)2の補数(two’s complement)
  1. 3 符号表示
  〈第1章 Q&A〉
  〈第1章 参考文献〉

第2章 ブール代数、Verilogィ HDLによる論理機能の検証
  2. 1 論理の表現
  2. 2 論理における真理値表
  2. 3 論理積(AND)、論理和(OR)、否定(NOT)
   2. 3. 1 論理積(AND)
   2. 3. 2 論理和(OR)
   2. 3. 3 否定(NOT)とスルー
  2. 4 ブール代数
   2. 4. 1 ベン図
   2. 4. 2 ブール代数
    (1)ブール代数(Boolean algebra)  (2)双対性
    (3)ド・モルガン(De Morgan)の定理
   2. 4. 3 論理式の標準形式
    (1)加法標準形式という論理表現  (2)乗法標準形式という論理表現
   2. 4. 4 ブール代数の定理を用いた論理式の簡単化
    (1)ブール代数による簡単化
    (2)論理積の否定(NANDゲート)、論理和の否定(NORゲート)
    (3)NANDゲートをAND─ORゲートへ変換する例
   2. 4. 5 図表による論理式の簡単化
    (1)ベン図(Venn diagram)  (2)カルノー図(Karnough diagram)
    (3)ベッチェ図(Veitch diagram)
   2. 4. 6 クワイン・マクラスキー法による論理式の簡単化
  2. 5 Verilogィ HDLによる論理機能の検証
   2. 5. 1 Verilogィ HDLの基本構造
   2. 5. 2 Verilogィ HDLによる論理回路図作成と転送
   2. 5. 3 Verilogィ HDLによる論理機能の検証
  〈第2章 Q&A〉
  〈第2章 参考文献〉

第3章 組合せ論理回路
  3. 1 バイポーラ素子による基本論理ゲート回路
   3. 1. 1 ANDゲート回路、ORゲート回路、NOTゲート回路
   3. 1. 2 NANDゲート回路、NORゲート回路
  3. 2 MOS素子による基本論理ゲート回路
   3. 2. 1 NOTゲート回路
    (1)E/D型MOSインバータ回路  (2)CMOSインバータ回路
   3. 2. 2 NANDゲート回路、NORゲート回路
  3. 3 論理ゲートの応用回路
   3. 3. 1 不一致回路、一致回路
    (1)1ビット不一致回路  (2)1ビット一致回路
    (3)2ビット一致回路   (4)4ビット一致回路
   3. 3. 2 比較回路
    (1)大小比較回路(マグニチュードコンパレータ)
    (2)位相比較回路(フェイズコンパレータ)
   3. 3. 3 多数決論理回路
   3. 3. 4 パリティチェック回路
   3. 3. 5 エンコーダ回路
    (1)Decimal─BCDエンコーダ(10進数を2進化10進コードに変換する回路)
    (2)Octal─BCDエンコーダ(8進数を2進化10進コードに変換する回路)
   3. 3. 6 デコーダ回路
    (1)BCD─Decimalデコーダ(2進化10進コードを10進数に変換する回路)
    (2)BCD─Octalデコーダ(2進化10進コードを8進数に変換する回路)
    (3)BCD─Hexadecimalデコーダ(2進化10進コードを16進数に変換する回路)
    (4)BCD─7セグメント符号デコーダ
   3. 3. 7 マルチプレクサ回路、デマルチプレクサ回路
    (1)マルチプレクサ(multiplexer)
    (2)デマルチプレクサ(de─multiplexer)
  3. 4 Verilogィ HDLによる組合せ論理回路の機能検証
   3. 4. 1 BCD─4進数符号デコーダの機能検証
    (1)ゲートレベルでのBCD─4進数符号デコーダのVerilogィ HDL検証
    (2)回路機能をもつassign文でのBCD─4進数符号デコーダのVerilogィ HDL検証
   3. 4. 2 BCD─Hexadecimal(16進数)符号デコーダの機能検証
  〈第3章 Q&A〉
  〈第3章 参考文献〉

第4章 順序論理回路
  4. 1 順序論理回路の状態遷移表現法
  4. 2 基本論理ゲートによる順序論理回路
   4. 2. 1 非同期式基本フリップフロップ
   4. 2. 2 非同期式RSフリップフロップ
   4. 2. 3 同期式RSフリップフロップ
   4. 2. 4 優先型RSフリップフロップ
   4. 2. 5 双安定式ラッチ回路
   4. 2. 6 マスタースレイブ型フリップフロップ
    (1)マスタースレイブ型RSフリップフロップ
    (2)マスタースレイブ型Dフリップフロップ
    (3)マスタースレイブ型JKフリップフロップ
   4. 2. 7 Tフリップフロップ
  4. 3 集積回路用順序論理回路
   4. 3. 1 一時記憶回路
    (1)伝送ゲートをもつCMOSインバータ
    (2)クロックドCMOSインバータ
   4. 3. 2 ラッチ回路
   4. 3. 3 Dフリップフロップ
   4. 3. 4 JKフリップフロップ
   4. 3. 5 フリップフロップの応用回路
    (1)Tフリップフロップへの応用
    (2)コントロール付Tフリップフロップへの応用
    (3)RSフリップフロップへの応用
    (4)JKフリップフロップへの応用
  4. 4 メモリレジスタ、シフトレジスタ
   4. 4. 1 メモリレジスタ
   4. 4. 2 シフトレジスタ
  4. 5 Verilogィ HDLによる順序論理回路の機能検証
   4. 5. 1 基本JKフリップフロップの発振動作把握のためのVerilogィ HDL機能検証
   4. 5. 2 Verilogィ HDLによるDフリップフロップの機能検証
  〈第4章 Q&A〉
  〈第4章 参考文献〉

第5章 カウンタ(計数回路)と分周回路
  5. 1 リップルキャリー型カウンタ(非同期式カウンタ)
   5. 1. 1 リップルキャリー型フルカウントカウンタ
    (1)リップルキャリー型フルカウントダウンカウンタ
    (2)リップルキャリー型フルカウントアップカウンタ
   5. 1. 2 リップルキャリー型任意カウントカウンタ
    (1)リップルキャリー型任意カウントダウンカウンタ
    (2)リップルキャリー型任意カウントアップカウンタ
    (3)リップルキャリー型プログラマブルカウンタ
    (4)周波数エクステンダによるリップルキャリー型プログラマブル
      カウンタ
  5. 2 同期式カウンタ
   5. 2. 1 Dフリップフロップを用いた同期式アップカウンタ
   5. 2. 2 JKフリップフロップを用いた同期式アップカウンタ
  5. 3 シフトカウンタ(ジョンソンカウンタ)
   5. 3. 1 2n進シフトカウンタ
   5. 3. 2 任意カウントのシフトカウンタ
   5. 3. 3 n+1進リングカウンタ
   5. 3. 4 2n進ポリノミアルカウンタ
   5. 3. 5 任意カウントのポリノミアルカウンタ
  5. 4 分周回路
  5. 5 Verilogィ HDLによる10進カウンタの機能検証
   5. 5. 1 Dフリップフロップを用いた同期式10進アップカウンタの機能検証
   5. 5. 2 JKフリップフロップを用いた10進アップカウンタの機能検証
  〈第5章 Q&A〉
  〈第5章 参考文献〉

第6章 演算回路とマイクロプロセッサ
  6. 1 2進数の演算
  6. 2 加算器、減算器
   6. 2. 1 半加算器、半減算器
    (1)1ビット半加算器  (2)1ビット半減算器
   6. 2. 2 全加算器
    (1)1ビット全加算器  (2)4ビット並列全加算器
    (3)1ビット直列全加算器
   6. 2. 3 全減算器
    (1)1ビット全減算器  (2)補数を生成して加算による減算器
  6. 3 加算器のカウンタへの応用
   6. 3. 1 16進アップ/ダウンカウンタ
    (1)16進アップカウンタ動作  (2)16進ダウンカウンタ動作
   6. 3. 2 バイナリ/ディケード(16/10進)アップ/ダウンカウンタ
  6. 4 中央演算処理装置とマイクロコンピュータ
   6. 4. 1 中央演算処理装置
    (1)CPUの構成  (2)CPUの実行と内部構造
   6. 4. 2 インターフェイス部(I/O)
   6. 4. 3 割り込み
   6. 4. 4 8ビットMPUの命令セット
   6. 4. 5 プログラミングとソフトウェア
    (1)ソフトウェア開発とツール
    (2)ソフトウェアとハードウェアのバランス
   6. 4. 6 組み込みシステム
   6. 4. 7 MCUのいろいろと性能表現
    (1)CISCとRISC  (2)性能表現
  6. 5 Verilogィ HDLによる加算器を用いたカウンタの機能検証
   6. 5. 1 全加算器を用いた16進アップ/ダウンカウンタの機能検証
   6. 5. 2 全加算器を用いた16/10進アップ/ダウンカウンタの機能検証
  〈第6章 Q&A〉
  〈第6章 参考文献〉

 〈Q&A 解答〉

 第1章 Q&Aの解答
 第2章 Q&Aの解答
 第3章 Q&Aの解答
 第4章 Q&Aの解答
 第5章 Q&Aの解答
 第6章 Q&Aの解答

  付  録
  索  引

はじめに

 2003年末から地上波ディジタルTV放送、ディジタルラジオ放送がスタートしました。前者の地上波ディジタルTV放送はフラットパネルディスプレイ(Flat Panel Display:FPD*1)を急速に発展させ、見る楽しみを倍増させています。また、後者のディジタルラジオ放送は「見えるラジオ」として聞くことの他に、見て楽しめる機能を持ち、ラジオの再活用が期待されています。さらに、昨年来より、ワンセグメントTV放送が携帯電話で受信できるようになり、ますます、メディア情報が身近に入手できる時代になりました。これらのメディア情報対応に不可欠なのが、ディジタル回路(digital circuit)であり、また、組み込みシステムと呼ばれるマイクロコンピュータ(micro computer)を利用したシステムやシステム大規模集積回路(Large Scale Integrated Circuit:LSI)です。このシステム開発やシステム大規模集積回路の開発設計等に役立つように“最新のディジタル回路”を筆者のCMOS標準ロジック(C2MOSィ*2ロジックファミリー)の長い開発経験からやさしくまとめてみました。特に、ディジタル回路の機能シミュレーションが行えるVerilogィ HDL(Hard Description Language)SILOS TMを導入し、各章ごとにVerilogィ HDLを用いてディジタル回路の機能検証を行っています。

 本書は、普通高校課程卒を初めとして、機械系、化学系、物理系、および、電気系などの高校出身者の方々を対象に、また、これからデータ処理などのハードウェアの開発、あるいは、ICT(Information and Communication Technology)用電子機器の開発等に従事する方々を対象に書かれています。

 本書はまず、ディジタルの数え方(2進数などの数え方)から始まり、ブール代数を用いたディジタル回路の簡単化、組合せ論理回路、順序論理回路、カウンタ(計数回路)、そして、マイクロプロセッサ(Micro Processing Unit:MPU)などについて図面、表などを豊富に取り入れてわかりやすく解説しました。

 本書の構成は次のようになっています。
 第1章……「ディジタルとは?」と題して、ディジタルの数え方(2進数などの数え方)について述べています。
 第2章……「ブール代数、Verilogィ HDLによる論理機能の検証」と題して、論理の表現から始まり、論理積(AND)、論理和(OR)、否定(NOT)などの基本的 な論理回路を解説し、ブール代数によるディジタル回路の簡単化を説明し、さらに、Verilogィ HDLを用いて基本論理ゲート回路の機能検証を解説し ています。
 第3章……「組合せ論理回路」と題して、バイポーラ、MOS素子による基本論理ゲート回路を解説し、その論理ゲートの応用回路を説明し、また、Verilogィ HDLを用いて組合せ論理回路の代表的な回路であるデコーダの機能検証を述べています。
 第4章……「順序論理回路」と題して、順序論理回路の状態遷移表現法を述べて後に、基本論理ゲート回路を用いた順序論理回路、つまり、各フリップフロッ プについて解説し、また、伝送ゲートやクロックドCMOSインバータなどを用いた集積回路用順序論理回路について説明し、章の終わりに、Verilogィ HDLを用いて順序論理回路の代表的な回路であるフリップフロップの機能検証を解説しています。
 第5章……「カウンタ(計数回路)と分周回路」と題して、各種カウンタを説明し、その応用である電子時計システムの設計例を紹介してディジタル回路の理 解が深まるような解説を行っています。また、Verilogィ HDLを用いて同期式10進アップカウンタの機能検証を記載しています。
 第6章……「演算回路とマイクロプロセッサ」と題して、2進数の演算のための加算器や減算器を説明し、その加算器の応用の一つであるカウンタについて解 説しています。また、終わりに、マイクロコンピュータに用いられる中央演算処理装置(Control Processing Unit:CPU)について概説し、8ビッ トMPUの命令セットや組み込みシステムについても概説しています。さらに、Verilogィ HDLを用いて全加算器を用いたアップ/ダウンカウンタの機 能検証を説明しています。

 なお、本書では気のついた範囲で本文中の回路名称、あるいは、図中の回路名称の後に、その回路に該当する標準CMOSロジックの製品名称を(XXXX)の形で記載しました。

 本書の執筆にあたり、シミュレータ提供の(株)シルバコ・ジャパンの柳沢英也氏、樫村薫氏、植草淑子氏に御礼を申し上げる次第です。なお、本書の記載ミス等による不具合やトラブルについては前述したシミュレータ提供社に責任はなく、御迷惑をお掛けしないことを記しますので、各読者の方々も御了解をお願いする次第です。また、用いたシミュレータVerilogィ HDL はCadence Design Systems社の登録商標、または、商標(トレードマーク)、SILOS TMは、Simucad Design Automation, Inc. の商標(トレードマーク)です。これらのソフトウェアを読者らが使用することにより営業価値の喪失、業務の停止、コンピュータ故障の損害、その他のあらゆる商業的損害・損失などを含め一切の直接的、間接的、特殊的、付随的、または、結果的損失・損害について前述したシミュレータ提供社に責任のないことを記しますので読者の方々には御承知のほど、お願いする次第です。

 終わりにあたり、東海大学・情報理工学部・情報通信電子工学科 吉田正廣教授、技術支援課 村田信一技術員、大学院工学研究科電気工学専攻博士課程の院生・福原雅朗君、若井俊紀君、本田崇君また、貴重なコメントをいただいた東芝LSIシステムサポート(株)池上秀文氏ら多くの関係諸氏に御協力をいただいたので、ここに御礼を申し上げる次第です。また、具体的なシミュレーションを実行していただいた情報通信電子工学第21研究室(旧・エレクトロニクス第17研究室)の学部生・佐藤隆史君に感謝の意を表する次第です。さらに、出版に御尽力いただいた日刊工業新聞社出版局の鈴木徹氏をはじめとする関係諸氏に御礼を申し上げます。

2007年6月
著者記す



─────────────

*1 FPD:液晶ディスプレイ(Liquid Crystal Display:LCD)やプラズマディスプレイ(Plasma Display Panel:PDP)などの平面パネル表示装置を指します。
*2 C2MOSィ:Clocked CMOSの略称で、クロックドCMOSインバータをベースに各種の論理回路を構成し、標準ロジックとしてラインアップしている製品のニックネームで東芝の登録商標です。

買い物かごへ