買い物かごへ

パルス・ディジタル回路入門

定価(税込)  3,740円

著者
著者
サイズ A5判
ページ数 272頁
ISBNコード 978-4-526-04785-5
コード C3054
発行月 2001年07月
ジャンル 電気・電子

内容

データ処理の基本であるパルス・デジタル回路の基礎、パルス操作回路、パルス発生回路、論理回路、同期回路、分周回路、計数回路からDA/AD変換器までを、図表を多く入れて分かりやすく解説したもの。入門書および教科書として最適の書。

目次

まえがき





第1章 パルス波とその性質



1.1 いろいろなパルス波 1

(a)ステップ波

(b)単一方形パルス

(c)周期方形パルス

(d)ランプ波

(e)のこぎり波

1.2 実際の方形パルス 5

1.3 パルス波の周波数特性 7

1.4 パルス波形と周波数帯域幅 12



第2章 線形回路のパルス応答



2.1 RC回路 15

2.2 RL回路 24

2.3 RLC回路 26

2.4 分圧回路 30



第3章 半導体素子の特性とパルス応答



3.1 pn接合ダイオード 35

3.1.1 静特性と直流等価回路 35

3.1.2 パルス応答(順方向回復特性,逆方向回復特性) 39

(a)順方向回復特性

(b)逆方向回復特性

3.2 バイポーラトランジスタ 41

3.2.1 静特性 41

(a)しゃ断状態

(b)活性(能動)状態

(c)飽和状態

3.2.2 大振幅等価回路 45

3.2.3 パルス応答(立ち上がり時間,蓄積時間,立ち下がり時間) 48

(a)立ち上がり時間

(b)蓄積時間

(c)立ち下がり時間

3.2.4 スイッチングの高速化 54

3.3 MOS型電界効果トランジスタ(MOS-FET) 56

3.3.1 構造と静特性 56

3.3.2 MOS-FETのパルス応答 59

3.4 その他の半導体素子 63

3.4.1 接合型電界効果トランジスタ(J-FET) 63

3.4.2 ショットキーバリアダイオード 65

3.4.3 サイリスタ 66



第4章 パルス波形操作回路



4.1 演算増幅器 69

4.1.1 反転増幅回路 70

4.1.2 非反転増幅回路 71

4.2 時間軸上での波形操作回路 73

4.2.1 微分回路 73

4.2.2 積分回路 74

4.2.3 サンプリング用ゲート回路 76

(a)ダイオードゲート回路

(b)バイポーラトランジスタゲート回路

(c)トランジスタチョッパ回路

(d)CMOSスイッチ

4.3 振幅軸上での波形操作回路 81

4.3.1 クリップ回路(クリッパ) 81

4.3.2 リミット回路(リミッタ) 82

4.3.3 クランプ回路(クランパ) 83



第5章 マルチバイブレータとパルス発生回路



5.1 非安定マルチバイブレータ(矩形波発生回路) 88

5.1.1 バイポーラトランジスタによる非安定マルチバイブレータ 88

5.1.2 MOSトランジスタによる非安定マルチバイブレータ 90

5.2 単安定マルチバイブレータ(トリガーパルス発生回路) 95

5.2.1 バイポーラトランジスタによる単安定マルチバイブレータ 95

5.2.2 MOSトランジスタによる単安定マルチバイブレータ 97

5.3 双安定マルチバイブレータ 100

5.3.1 バイポーラトランジスタによる双安定マルチバイブレータ 100

5.3.2 集積化に適したバイポーラトランジスタによる双安定マルチバイブレータ 102

5.3.3 MOSトランジスタによる双安定マルチバイブレータ−? 103

5.3.4 MOSトランジスタによる双安定マルチバイブレータ−? 104

5.4 のこぎり波発生回路 105

5.4.1 CR回路によるのこぎり波発生回路 105

5.4.2 ミラー積分回路 108

5.4.3 ブートストラップ回路 110

5.5 階段波発生回路 112

5.5.1 チャージポンプ回路による階段波発生回路 113

5.5.2 ラダー抵抗とディジタル回路による階段波発生回路 117

5.5.3 正弦波発生回路 123



第6章 組み合せ論理回路



6.1 ダイオードによる論理回路 127

6.1.1 ANDゲート回路 127

6.1.2 ORゲート回路 129

6.2 バイポーラトランジスタによる論理回路 130

6.2.1 インバータ回路 130

6.2.2 ダイオード・トランジスタ論理回路(DTL) 131

6.2.3 トランジスタ・トランジスタ論理回路(TTL) 132

(a)回路しきい電圧VC

(b)出力電圧VO

6.2.4 電流モード型論理回路(CML/ECL) 134

6.3 MOS-FETによる論理回路 136

6.3.1 インバータ回路 137

(a)E/D型MOSインバータ回路

(b)CMOSインバータ回路

6.3.2 NANDゲート回路,NORゲート回路 140

(a)E/D型MOSによるNANDゲート回路

(b)CMOSによるNANDゲート回路

6.3.3 複合ゲート回路 142

6.4 組み合せ論理回路の応用例 144

6.4.1 半加算器,半減算器 144

6.4.2 全加算器,全減算器 146



第7章 順序論理回路



7.1 ラッチ回路 151

7.1.1 非同期式ラッチ回路(別名:フリップフロップ回路) 151

7.1.2 同期式ラッチ回路 153

7.2 遅延式ラッチ回路 155

7.2.1 伝送ゲートを用いた遅延式ラッチ回路 157

7.2.2 NANDゲート・タスキ掛け回路による遅延式ラッチ回路 159

7.2.3 NORゲート・タスキ掛け回路による遅延式ラッチ回路 160

7.3 1ビット遅延式フリップフロップ回路 162

7.3.1 D型フリップフロップ回路 162

7.3.2 J-K型フリップフロップ回路 165

7.4 シフトレジスタ 168



第8章 比較・同期・分周・計数回路



8.1 比較回路 173

8.1.1 電圧振幅比較回路 174

(a)MOS-FETによるシュミットトリガー回路

(b)バイポーラトランジスタによるシュミットトリガー回路

8.1.2 ディジタル比較回路 181

(a)大小比較回路

(b)位相比較回路

8.2 同期回路 185

8.2.1 伝送ゲート,クロックドCMOSインバータによる同期回路 185

8.2.2 非安定マルチバイブレータによる同期回路 186

(a)CMOSを用いた非安定マルチバイブレータによる同期回路

(b)バイポーラトランジスタを用いた非安定マルチバイブレータによる同期回路

8.3 分周回路 190

8.3.1 遅延型フリップフロップ回路を応用したリップルキャリー型分周回路 190

8.3.2 LSIに応用されるダイナミック方式リップルキャリー型分周回路

192

8.3.3 J-K型フリップフロップ回路を応用したリップルキャリー型分周回路 193

8.3.4 タスキ掛け回路を応用したリップルキャリー型分周回路 194

8.4 計数回路(カウンタ) 196

8.4.1 非同期方式リップルキャリー型カウンタ 196

8.4.2 非同期方式リップルキャリー型任意カウンタ 199

(a)非同期方式リップルキャリー型任意ダウンカウンタ

(b)非同期方式リップルキャリー型任意アップカウンタ

(c)非同期方式リップルキャリー型プログラマブルダウンカウンタ

8.4.3 遅延型フリップフロップ回路を用いた同期方式カウンタ 202

8.4.4 シフトカウンタ 205

8.4.5 ポリノミアルカウンタ 211



第9章 DA変換器,AD変換器



9.1 DA変換器 219

(a)荷重抵抗型DA変換器(並列型DA変換器)

(b)分圧抵抗型DA変換器

(c)はしご抵抗型DA変換器

9.2 AD変換器 224

9.2.1 計数方式AD変換器 225

(a)ランプ型AD変換器(一重積分型AD変換器)

(b)二重積分型AD変換器

(c)電圧−周波数方式AD変換器

9.2.2 電圧比較方式AD変換器 232

(a)逐次比較型AD変換器

(b)並列比較型AD変換器

9.3 分解能,量子化誤差,オーバレンジ 236



付録1:ラプラス変換表 242

付録2:ラプラス変換基本公式表 243

付録3:論理用CMOS集積回路(74HCXXXシリーズ)で構成した8ビット二重積分型AD変換器 244



索 引 248

買い物かごへ